低消耗免查找表CORDIC算法

摘要： 為減少傳統(tǒng)流水線型CORDIC(Coordinate Rotation Digital Computer)算法的硬件資源消耗和輸出時延,在包含查找表的三階段CORDIC算法實現(xiàn)基礎上,提出一種免去查找表環(huán)節(jié)的CORDIC算法實現(xiàn)方法.提出的改進算法直接使用四次移位相加的迭代運算替換查找表結構從而顯著降低寄存器消耗,同時通過合并迭代降低迭代次數(shù)進而有效減少最大輸出時延,并綜合運用角度二極化重編碼(Binary To Bipolar Recoding,BBR)方法和角度區(qū)間折疊技術保證了輸出精度.使用Verilog HDL語言在ISE14.2軟件平臺上對三種算法進行具體實現(xiàn),利用XST工具對其進行綜合,并通過MATLAB建模計算得到算法的正余弦值輸出誤差.仿真實驗結果表明:在輸出位寬均設置為16位的情況下,免查找表CORDIC算法能夠有效地輸出正余弦值;與傳統(tǒng)流水線型算法相比,免查找表算法的寄存器資源消耗減少大約74.42%,計算所需的時鐘周期降低68.75%,其輸出精度也有明顯改善;與三階段算法相比,免查找表算法的寄存器消耗減少大約43.3%.本文提出的免查找表CORDIC算法具有實時性強、輸出精度高、硬件資源消耗少等優(yōu)勢,更適用于高速實時的現(xiàn)代數(shù)字通信系統(tǒng)應用. （共6頁）