基于FPGA和DDR3 SDRAM的大規(guī)模查找表設(shè)計(jì)與實(shí)現(xiàn)

摘要： 針對(duì)高速大容量數(shù)據(jù)讀寫(xiě)的廣泛需求,提出一種FPGA控制DDR3 SDRAM實(shí)現(xiàn)大規(guī)模高速查找表的方法。該方法采用Altera公司Cyclone V系列的FPGA,在QuartusⅡ開(kāi)發(fā)環(huán)境下,利用Verilog HDL編程語(yǔ)言,通過(guò)狀態(tài)機(jī)來(lái)描述對(duì)DDR3SDRAM的各種時(shí)序操作,設(shè)計(jì)了用戶自定義DDR3 SDRAM控制器。搭建了測(cè)試系統(tǒng)進(jìn)行測(cè)試,同時(shí)使用SignalTapⅡ邏輯分析儀對(duì)控制器的工作流程進(jìn)行了調(diào)試和驗(yàn)證。最終測(cè)試結(jié)果表明,查表準(zhǔn)確且速度達(dá)到了40 M次/s。 （共7頁(yè)）