處理器值預(yù)測(cè)技術(shù)研究

摘要： 當(dāng)今的處理器性能與存儲(chǔ)器帶寬和延遲嚴(yán)重失衡的問題限制了計(jì)算系統(tǒng)的整體性能，而存儲(chǔ)器的性能對(duì)制程工藝不敏感，在后摩爾時(shí)代下很難再通過集成電路制造工藝的迭代獲得處理器性能收益，因此人們更多地想通過體系結(jié)構(gòu)的創(chuàng)新獲得更高性能的計(jì)算系統(tǒng).處理器值預(yù)測(cè)技術(shù)是一種能在無需改變存儲(chǔ)系統(tǒng)情況下有效緩解存儲(chǔ)墻問題的解決方案，其通過預(yù)測(cè)性地打破數(shù)據(jù)真相關(guān)進(jìn)而讓更多的指令可以在亂序處理器中并行執(zhí)行，... （共28頁(yè)）