電子與信息學(xué)報(bào)(2023年09期)
Journal of Electronics & Information Technology

目 錄

• 基于圖神經(jīng)網(wǎng)絡(luò)的電子設(shè)計(jì)自動(dòng)化技術(shù)研究進(jìn)展
• 基于鐵電晶體管的存儲(chǔ)與存算一體電路
• 近似計(jì)算新范式在深度學(xué)習(xí)加速系統(tǒng)中的應(yīng)用及研究進(jìn)展
• 側(cè)信道能量信息測試向量泄漏評估技術(shù)
• OpenPARF:基于深度學(xué)習(xí)工具包的大規(guī)模異構(gòu)FPGA開源布局布線框架
• NN-EdgeBuilder：面向邊緣端設(shè)備的高性能神經(jīng)網(wǎng)絡(luò)推理框架
• 面向CMOS圖像傳感器芯片的3D芯粒(Chiplet)非接觸互聯(lián)技術(shù)
• 基于隧穿磁阻磁強(qiáng)計(jì)的軟物理不可克隆函數(shù)設(shè)計(jì)
• 面向自旋存內(nèi)計(jì)算架構(gòu)的圖算法優(yōu)化設(shè)計(jì)
• 一種針對格基后量子密碼的能量側(cè)信道分析框架
• 脈沖神經(jīng)網(wǎng)絡(luò)權(quán)重量化方法與對抗魯棒性分析
• 基于壓控自旋軌道矩磁性隨機(jī)存儲(chǔ)器的存內(nèi)計(jì)算全加器設(shè)計(jì)
• 一種星載在軌神經(jīng)網(wǎng)絡(luò)的容錯(cuò)設(shè)計(jì)方法
• 基于圖神經(jīng)網(wǎng)絡(luò)的門級(jí)硬件木馬檢測方法
• 基于分段線性模型針對傳輸線脈沖瞬態(tài)干擾信號(hào)的芯片協(xié)同防護(hù)設(shè)計(jì)方法
• 低面積與低延遲開銷的三節(jié)點(diǎn)翻轉(zhuǎn)容忍鎖存器設(shè)計(jì)
• 一種自適應(yīng)圖像插值算法及加速引擎的協(xié)同設(shè)計(jì)
• 利用細(xì)粒度采樣的低開銷雙輸出異或門真隨機(jī)數(shù)發(fā)生器研究
• 魔方派:面向全同態(tài)加密的存算模運(yùn)算加速器設(shè)計(jì)
• 基于深度強(qiáng)化學(xué)習(xí)的有源中點(diǎn)鉗位逆變器效率優(yōu)化設(shè)計(jì)
• 基于ZnO憶阻器的高魯棒性毛刺型物理不可克隆函數(shù)設(shè)計(jì)
• 極化敏感陣列到達(dá)方向估計(jì)方法的FPGA實(shí)現(xiàn)
• 面向存算一體架構(gòu)中Tanh激活函數(shù)的絕對值電路設(shè)計(jì)
• 局部有源憶阻耦合異質(zhì)神經(jīng)元的設(shè)計(jì)及在DNA編碼圖像加密的應(yīng)用
• 面向格基后量子密碼算法的可重構(gòu)多項(xiàng)式乘法架構(gòu)
• 低測試逃逸的晶圓級(jí)適應(yīng)性測試方法
• 連續(xù)微流控生物芯片下一種多階段啟發(fā)式的流層物理協(xié)同設(shè)計(jì)算法
• 應(yīng)用于CMOS圖像傳感器的高速全差分兩步式ADC設(shè)計(jì)方法
• 一種基于存儲(chǔ)器內(nèi)建自測試的新型動(dòng)態(tài)March算法設(shè)計(jì)
• 用于時(shí)分復(fù)用技術(shù)的多階段協(xié)同優(yōu)化FPGA布線方法